연산증폭기(OP-AMP) 개요

연산증폭기(OP-AMP) 개요

 

 

연산증폭기(OP-AMP) 개요

 

 

1. 연산증폭기 개요

- 초기의 연산증폭기는 주로 가산,감산,미분,적분 같은 수학적인 연산에 주로 사용

- 여기서 연산(operational)이란 용어가 붙음

- 초기 소자들은 높은 전압에서 동작하는 진공관으로 구성

- 오늘날 연산증폭기는 비교적 낮은 직류 전원전압을 사용하는 선형 집적회로(linear IC)를 사용

- 신뢰도가 높고 가격이 저렴한 특징이 있음

​

2. 연산증폭기(operational amplifier : op-amp ) 표준기호

- (a)기호는 반전(-) 입력과 비반전(+) 입력의 입력 단자 두 개와 출력 단자 한개를 가지고 있음

- 일반적인 연산증폭기는 (b)와 같이 +전원과 - 전원으로 이루어지는 두개의 직류 전원전압에 의해 동작

- 보통 기호를 단순화하기 위해 직류전압 단자의 기호를 생략

​

3. 이상적인 연산증폭기

- 아래 두개의 그림에서 입력전압 Vin은 두 입력 단자 사이에 인가된 전압

- 출력전압은 회로 내부의 전압원 기호로 표시된 AvVin

- 무한대의 전압이득(voltage gain)과 무한대의 대역폭(band-width)을 갖음

( Av = ∞, BW = ∞ )

- 개방(open)상태에서는 무한대의 입력 임피던스를 갖기 때문에 구동을 위한 공급 전원이 연산증폭기 내부로 유입되지 않음 ( Zin = ∞, Iin = 0 )

- 출력 임피던스가 0 ( Zout = 0 )

​

4.실제의 연산증폭기

- 현재 IC(집적회로 : integrated circuit)화된 대부분의 연산증폭기의 경우 이상적인 파라미터 값에 근접할 만큼 발전했음에도 불구하고 이상적인 소자(연산증폭기)를 만들 수 없음

- 실제의 연산증폭기는 전압과 전류 두 가지 모두 한계값을 가짐

- 예를 들어, 출력전압의 피크값(peak value)은 대체로 두 개의 전원전압보다 약간 낮게 제한됨

- 출력전류 또한 전력 손실이나 회로 구성의 차이 등과 같은 내부적 한계에 의해 제한됨

​

- 실제 연산증폭기는 매우 높은 전압이득, 매우 높은 입력 임피던스,매우 작은 출력 임피던스를 가짐

- 연산증폭기 내부에는 항상 잡음(noise)이 발생

- 오늘날 회로설계자는 높은 정밀도를 가지는 아주 작은 전압을 이용하기 때문에 작은 잡음 성분을 가지는 것은 대단히 중요한 요구사항

- 모든회로는 잡음을 발생시킴, 연산증폭기도 예외는 아니지만 그 크기는 줄일 수 있어야 함

​

5. 연산증폭기의 내무 블록 다이어그램

- 일반적인 연산증폭기는 그림12-3 과 같이 차동증폭기, 전압증폭기, 푸시풀 증폭기의 세 종류 증폭회로로 구성됨

- 차동증폭기(differential amplifier)는 연산증폭기의 입력단으로 두 입력의 차동전압을 증폭

- 두 번째 단은 보통 A급 증폭기를 사용하여 추가적인 이득을 창출

- 몇몇 연산증폭기는 한 개 이상의 전압증폭단을 갖기도 함

- 출력단을 위해 보통 B급 푸시풀 증폭기가 사용

​

- 차동이란 용어는 입력에 가해지는 두 입력 신호의 차를 증폭시키는 증폭기 능력에서 비롯된 용어

- 오직 두 신호의 차만 증폭하기 때문에 입력 신호 차이가 없다면 출력은 0

- 차동증폭기는 입력 신호의 종류에 따라 차동(differential), 공통(common)의 두 가지 동작 방식이 있음

- 차동증폭기가 연산증폭기의 입력단이기 때문에 연산증폭기도 같은 방식을 취함